PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-111710

(43) Date of publication of application: 17.05.1988

(51)Int.CI.

H03F 3/217 H03K 17/56 H03K 17/66 H03K 17/687 H03K 17/78

. (21)Application number : 61-257458

(71)Applicant: TOSHIBA CORP

(22)Date of filing:


29.10.1986

(72)Inventor: SAGARA YUJI

(54) DRIVE CIRCUIT FOR PULSE AMPLIFIER

(57)Abstract:

PURPOSE: To simplify the titled circuit by driving a switching element and a circuit using an output level of a pulse width modulator so as to change/ discharge an equivalent capacitance at the input side of a pulse amplifier comprising the plural switching elements. CONSTITUTION: With a PWM signal Pd going to an H level, since a driver 39 outputs an L level and a driver 41 outputs an H level, a photocoupler 40 and a PNP transistor (TR) Q2 are turned off and an NPN Q1 and a photocoupler 43 are turned on. Then a pulse voltage is applied between the gate and source of a power TR 30 through the TR Q1 from the positive pole of a rectifier circuit 50, an equivalent capacitor of the gate and source is changed up, and when the voltage reaches a prescribed value or over, the TR 30 is turned on. With the signal Pd going to an L level, the TR Q1 is turned off, the TR Q2 is turned on and the electric charge of the said equivalent capacitance is discharged. TRs 31 \sim 33 are operated similarly to supply the AC power supply



to a load 35. Thus, the charge/discharge circuit and the switching circuit are driven by one and same power supply to simplify the circuit constitution.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

 \leq

⑫ 公 開 特 許 公 報 (A) 昭63-111710

@Int Cl.4 識別記号 庁内整理番号 匈公開 昭和63年(1988)5月17日 3/217 H 03 F 7827 - 5 JH 03 K 17/56 7190 - 5J7190-5 J 17/66 17/687 Z - 7190 - 5117/78 A - 7190 - 5J審査請求 未請求 発明の数 1 (全5頁)

69発明の名称 パルス増幅器の駆動回路

> 创特 昭61-257458

22世 願 昭61(1986)10月29日

73発 明者 雄 治 相 良

神奈川県横浜市磯子区新杉田町8番地 株式会社東芝生産

技術研究所内

神奈川県川崎市幸区堀川町72番地 願 株式会社東芝 砂出 人

何代 理 弁理士 鈴江 人 武彦

> 阴 細

1. 発明の名称

パルス増幅器の駆動回路

2. 特許請求の範囲

導通時に負荷へ電力を供給する複数のスイッ チング素子から構成されるパルス増幅器を駆動す るパルス増幅器の駆動回路において、パルス幅変 調信号を受けてこのパルス幅変調信号がハイレベ ル又はローレベルに変化するに応じて前記スイッ チング素子の入力側に形成される等価容量に対し て充放電を行なわしめて前記スイッチング素子を 導通制即する充放電回路を購え、この充放電回路 と前記スイッチング素子との電源を共通化するこ とを特徴とするパルス増幅器の駆動回路。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、音声信号、電力増幅およびモータ 駆動制御等に適用されるパルス幅変調 (PWM) ほ母を増幅するパルス増幅器の駆動回路に関する。 (従来の技術)

.PWMは信号レベルに応じてその信号の周波 数成分よりも十分に高い繰返し周波数のパルス信 身のパルス幅を変化させるもので、パルス幅変調 して得たパルス幅変調信号を損失の小さいパルス 増幅を行なうことによって高い電力効率を得るこ とができる。また、復調は繰返し周波数を阻止す る低域ろ波器にPWM信号を通すことによって容 易に行える。

ところで、このようなPWM億母を利用したも のとしてPWM信号を電力増幅してモータ等に供 給し、このモータを駆動制御する日形パルス増幅 器と称されるものがある。第2図はこのH形パル ス増幅器の構成図であって、入力端子1、2には それぞれ互いに180 ° 位相の異なる相補形の各 PWM信号Pa、Pbが入力され、このうち PWM信号Paが駆動回路3、4に送られるとと もにPWM信房Pbが駆動回路5、6に送られる ようになっている。これら駆動回路3~6の出力 端にはそれぞれ電界効果トランジスタ (FET)

から成るスイッチング素子としてのパワートラン ジスタ7、8、9、10が接続され、そしてパワ ートランジスタ7と10との各ドレインが共通接 続されて直流電源11の正板に接続され、また各 パワートランジスタ4と9との各ソースが共通接 続されて直波電源11の負担に接続されている。 そして、負荷12がパワートランジスタ7、10 のソースとパワートランジスタ4、9のドレイン との間に接続されている。そこで、PWM信号 Paがハイレベルとなると、各駆動回路3、4を 通して各パワートランジスタ4、7が同時に導通 して負荷12に負荷電流11が流れ、またPWM信 **男Pbがハイレベルとなると、各駆動回路5、6** を通して各パワートランジスタ9、10が同時に 導通して負荷12に負荷電流i2が流れる。このよ うに各PWM信号Pa、Pbのレベル変化に従っ てパワートランジスタ7、8および9、10が別 々に導通して負荷電流i1、i2が負荷12に供給さ れる。ところが、このような構成の回路では個々 のパワートランジスタに安定した入力電圧を入力

するために直流電源11と各駆動回路3~6に電力を供給する電源とは分離され、各駆動回路3~7は電気的に絶縁する必要がある。また、日本でははほぼったのであるが、日本ではははは、12の流れる方向が異なったのに A^^(は P型トランジスタを使用しなければならないという制限が生じる。

タにより構成したシングルエンドブッシュブル (SEPP)型の出力回路が使用されている。そ して、この励振器23の出力端に低抵抗24を介 してパワートランジスタ20のゲートが接続され ている。なお、25はダミー抵抗である。そして、 励振器23に対する専用電源26が設けられる。 このような回路構成であれば、PWM信号PCが ドラィバ21に入力されると、このドライバ21 によってホトカプラ22が作動して電気的に絶縁 されてPWM信号PCが励返器23に伝えられる。 そうして、この効振器23によってPWM信号 Pcに応じたパルス電圧が低抵抗 2 4 を通してパ ワートランジスタ20のゲートーソース間に加え られる。かくして、このパワートランジスタ20 がPWM信号Pcのレベル変化に応じて導通制御 される。ところで、励振器23の接地電位はパワ - トランジスタ20のソース電位と同一としなけ ればならないが、このソース電位は前述したよう に大幅に変動する。従って、励扱器23の電源は 前記専用電源26を設けて電力を供給することに

なる。このように専用電源26を設けて、この電源26の構成をトランス26aを使用して外部の 電位と格禄しなければ安定した動作は望めない。

(発明が解決しようとする問題点)

以上のように従来の回路では各駆動回路3~ 6に対する別途電源回路を必要としフローディン 電源化して外部の電位と絶縁する必要があった。

そこで本発明は、各スイッチング素子のスイッチング速度を摂うことなくかつ専用のフローティング電源を全く不要としたパルス増幅器の駆動回路を提供することを目的とする。

[発明の構成]

(問題点を解決するための手段)

本発明は、導通時に負荷へ電力を供給する複数のスイッチング素子から構成されるパルス増幅器の駆動回路においてて増によるパルス増幅器の駆動回路においては、パルス幅変調信号を受けてこのパルス幅変の応じるのが、ハイレベル又はローレベルに変化するにあるのでは、スイッチング素子の入り側に形成される等に対して充放電を行なわしめてスイッチング素子

を導通制御する充放電回路を構えて上記目的を選 成しようとするパルス増幅器の駆動回路である。

(作用)

このような手段を備えたことにより、スイッチング素子の入力側に形成される等価容量に対して充放電回路によりパルス橋変調信号のハイレベル又はローレベルに変化するに応じて充放電が行われ、この充放電によりスイッチング素子が導通制御される。

(実施例)

以下、本発明の一実施例について第1図に示すパルス増幅器の駆動回路の全体構成図を参照して説明する。なお、第1図は説明を簡単にはために1つのパワートランジスタに対する構成のみ示してある。30、31、32、33はそれのの形形増幅器を構成するスペッチング素子しいののパワートランジスタであって、FETが用いてのいる。この日形増幅器の構成は、カートランジスタ30、31の各ドレインが共通接続され、またパワートラ

ンジスタ32、33の各ソースが共通接続されて 直波電源34の負担に接続されている。そして、 パワートランジスタ30、31の各ソースとパワートランジスタ32、33の各ドレインとの間に 負荷35が接続されている。 さて、36は充放電回路であって、これはパル

では、36は代表であって、36は代表であって、36は代表であって、36は代表であって、26は代表であって、26は代表であって、26は代表では、20は代表では、20は代表では、20は代表では、20は代表では、20は代表では、20は代表では、20は代表では、20に代表が表現では、20に代表が表現では、20に代表が表現では、20に代表が表現では、20に代表が表現では、20に代表が表現では、20に代表が表現では、20によりに20によりによりに20によりに

*

ランジスタ43bにNPN形トランジスタQ1が 接続されている。なお、ホトトランジスタ43b とNPN形トランジスタQ1とは、ホトトランジ スタ43bのコレクタとNPN形トランジスタ Q1のコレクタとが接続されるとともにホトトラ ンジスタ43 b のエミッタとNPN形トランジス タQ1のベースおよびエミッタとがそれぞれ抵抗 R1、R2を介して接続されている。一方、前記 ホトカプラ40のホトトランジスタ40bに PNP形トランジスタQ2が接続されている。そ して、このホトトランジスタ40bとPNP形ト ランジスタQ2とは、ホトトランジスタ40bの コレクタとPNP形トランジスタQ2のエミッタ およびペースとがそれぞれ抵抗R3、R4を介し て接続されるとともにホトトランジスタ41bの エミッタとPNP形トランジスタQ1のコレクタ とが接続されている。そして、NPN形トランジ スタQ1のエミッタとPNP形トランジスタQ 2. のエミッタとが共通接続されて抵抗R5を介して パワートランジスタ30のゲートに接続されてい

る。かくして、このような構成とすることにより NPN形トランジスタQ1が導通したときに後述 する整流回路50からの電力がパワートランジス タQ1の等価容量に対して充電作用し、また PNP形トランジスタQ2が導通したときにパワートランジスタ30の等価容量に充電された電荷 を放電させるように作用させることになる。

次に上記の如く構成された回路の作用について 説明する。入力端子37にPWM信号Pdが入力 しこのPWM信号Pdがハイレベルとなると、ド ライバ39の出力レベルはローレベルとなるとと もにドライバ41の出力レベルは反転素子42を

このように上記一実施例においては、PWM信号PdがハイレクスのPWM信号Pdがハイレクルスはローレベルに変化するに応じてパワートランスタ30~33を場通制御する構成ので、充放電回路36で消費される電流量が従来に比して大幅に小さくなり、これにより充放電

通ることによりハイレベルとなる。これにより、 ホトカプラ40は作助せずにPNP型トランジス **タ Q 2 は非導通状態にある。一方、ホトカプラ** 43は作動してホトトランジスタ43日に2次電 旋 が 統 れ て N P N 型 ト ラ ン ジ ス タ Q 1 を 導 通 状 態 とする。従って、整流回路50の+極出力端子か らNPN型トランジスタQ1を通してパワートラ ンシスタ30のゲートーソース間にパルス電圧が 加えられる。ここで、パワートランジスタ30で あるFETは電圧制御であるので、ゲートソース 間に生じる等価容量に充電が行われたのと同じこ とになる。これによりパワートランジスタ30は そのゲートーソース間の電圧が所定値以上となっ て導通状態となる。次にPWN信号Pdがローレ ベルとなると、ドライバ39の出力レベルはハイ レベルとなるとともにドライバ41の出力レベル は反転素子42を通ることによりローレベルとな る。これにより、ホトカプラ43は作動せずに NPN型トランジスタQ1は非導通状態にある。 一方、ホトカプラ40は作動するので、PNP型

なお、本発明は上記一実施例に限定されるものでなくその主旨を逸脱しない範囲で変形してもよい。例えば、各ホトカプラ40、43か高速応答で高伝達効率のものであれば、各トランジスタ Q1、Q2は省略してもよい。

[発明の効果]

以上詳記したように本発明によれば、各パワートランジスタのスイッチング速度を摂うことな


くかつ専用のフローティング電源を全く不**要**としたパルス増幅器の駆動回路を提供できる。

4. 図面の簡単な説明


第1図は本発明に係わるパルス増幅器の駆動 回路の一実施例を示す構成図、第2図および第3 図は従来回路の構成図である。


30~33…パワートランジスタ、34…直流電源、35…負荷、36…充放電回路、39.41…ドライバ、38.42…反転素子、40.43…ホトカプラ、50…整流回路、Q1…NPN型トランジスタ。

出願人代理人 弁理士 鈴江武彦



第 2 図





第 1 図